HBM4的推出，逻辑芯片的制造工艺已选拔5纳米或更小的先进工艺，裁减了PNM本领的实施门槛。

跟着HBM4行将量产，存储器半导体行业正全力参加下一代本领“HBM-PNM”的相干。此举备受关怀，被视为为以“可计较存储器”为中心的新期间作念准备，该期间凯旋在存储器里面处置计较，突破了以显卡(GPU)为中心的架构的限度。

据业内东谈主士11日泄漏，由三星电子、英伟达、加州大学圣地亚哥分校、哥伦比亚大学和延世大学构成的荟萃相干团队最近在arXiv上发表了一篇对于AMMA（多芯片内存中心架构）本领的论文，展示了HBM-PNM本领的可行性。

PNM（近内存处置）本领通过将疏淡的计较单位甩掉在HBM堆栈的逻辑芯片上，凯旋在内存左右执行计较。现存的PIM（内存内处置）治安将计较电路甩掉在存储单位里面，而PNM的上风在于简略在保抓内存容量的同期，完了更复杂、更纷乱的计较。

当今，大型说话模子（LLM）劳动的最大瓶颈在于解码阶段的良好力机制。在对长潦倒文进行解码良好力时，GPU逾越95%的计较智力处于闲置情状，导致内存带宽险些被宽裕期骗。

即使是Rubin GPU，分析也自满，其计较中枢（占封装面积的67%，功耗的73%）在永劫候运转的情况下实质期骗率仅为4%至5%傍边。这形成了资源豪侈，亦然导致功耗增多和发烧问题的主要原因。

跟着HBM4的推出，逻辑芯片的制造工艺已选拔5纳米或更小的先进工艺，裁减了PNM本领的实施门槛。该相干团队提倡的AMMA决议移除了现存GPU的计较芯片，并将16个HBM-PNM立方体以4×4网格结构流通起来。这使得封装内的内存带宽训诫至44TB/s，约为现存架构的两倍。

在实质相干中，与NVIDIA H100比较，AMMA架构将良好力延伸裁减了15.5倍，能耗裁减了6.9倍。其速率也比下一代Rubin GPU快1.8到2.5倍，能效提高了2.6到3.1倍。尤其值得一提的是，它在处置百万级（1M Context）的超长潦倒文推理和智能体责任负载方面进展出色。

相干团队暗示：“通过这项相干，咱们旨在解说以内存为中心的架构有后劲成为GPU除外的新式架构，并促进对下一代系统的相干，在这些系统中，九游体育(NineGameSports)官网以内存为中心的加快器在异构平台中施展防御要作用。”

在摩尔定律的发展的几十年里，处置器、存储器等组件按捺发展，处置器算力、存储器存储量皆得到了大幅训诫。但与之而来的，就是“存储墙”、“带宽墙”、“功耗墙”等问题。由于处置器的峰值算力每两年增长3.1倍，而动态存储器的带宽每两年增长1.4倍，存储器的发展速率远过时于处置器，收支1.7倍。CPU时钟速率与片外内存和磁盘驱动器I/O速率之间的差距越来越大。比如，动态就地存储器DRAM（Dynamic Random Access Memory）是芯片领域“最巨额单一居品”，精密工业制造的王冠之一，被喻为流通中央处置器（CPU）的“数据高速公路”。其功能是暂存正在运转的各式智商和数据，是一种易失性存储器，即断电后数据就丢失。DRAM由于其较差的可彭胀性和极高的研究资本明锐性（每比特资本），其发展相对较慢，在10nm本领节点就遇到了天花板。

存储墙导致访存时延高，效果低，存储器的数据打听速率跟不上处置器的数据处置速率，存算性能失配。为了冲破存储墙，照旧提倡了大量的相干责任来优化DRAM架构，上文提到的近存计较就是一种，此外还有存内计较等道路。

存内计较是在内存中完成部分计较，在处置器中完成部分计较。相较于内存计较将计较所需的所罕有据放入到内存中，总计计较由处置器完成，存内计较裁减了数据在内存与高速缓存，高速缓存与CPU之间移动的能耗，提高内存计较系统的性能。其中枢上风在于高算力、低功耗、低延伸，主要分为端侧（小算力低功耗）、边侧（中算力及时处置）和云侧（高算力）。典型应用领域包括：终局及物联网(IoT)场景、旯旮计较及AI臆想场景以及云表/大范围计较场景。

*声明：本文系原作家创作。著作内容系其个东谈主不雅点，本人转载仅为共享与盘问，不代表本人唱和或认可，如有异议，请有关后台。

思要得到半导体产业的前沿洞见、本领速递、趋势领会九游体育(NineGameSports)官方网站，关怀咱们！